

XA-10000 PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

Takahashi KOBAYASHI et al.

Appln. No.: 10/721,874

Group Art Unit: 2811

Filed: November 26, 2003

For: NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD

OF MANUFACTURING THEREOF

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicants hereby claim the priority of Japanese

Patent Application No. 2002-343742 filed November 27, 2002,
and submit herewith a certified copy of said application.

Respectfully submitted,

MWS:sjk

Miles & Stockbridge P.C. 1751 Pinnacle Drive, Suite 500 McLean, Virginia 22102-3833 (703) 903-9000

March 11, 2004

D---

Mitchell W. Shapi

Reg. No. 31,568



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月27日

出 願 番 号 Application Number:

特願2002-343742

[ST. 10/C]:

[J P 2 0 0 2 - 3 4 3 7 4 2]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ

2003年10月21日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

H02013271

【提出日】

平成14年11月27日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

【住所又は居所】

東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日

立製作所 中央研究所内

【氏名】

小林 孝

【発明者】

【住所又は居所】

東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日

立製作所 中央研究所内

【氏名】

峰 利之

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】 筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置及びその製造方法

【特許請求の範囲】

【請求項1】 (a) 半導体基板上に形成された第1絶縁膜と、

- (b) 前記第1絶縁膜上に形成されたシリコンナイトライドドットと、
- (c) 前記シリコンナイトライドドット上に形成された第2絶縁膜と、
- (d) 前記第2絶縁膜上に形成された導電性膜と、
- (e) 前記半導体基板中に形成された第1及び第2半導体領域と、
- (f) 前記第1及び第2半導体領域間に位置するチャネル領域と、を有し、
- (g) 前記チャネル領域から、前記チャネル領域の前記第1半導体領域側の第 1端部上の前記シリコンナイトライドドットもしくは前記チャネル領域の前記第 2半導体領域側の第2端部上の前記シリコンナイトライドドットに、電荷を注入 することにより書き込みを行うこと特徴とする不揮発性半導体記憶装置。

【請求項2】 前記第1及び第2半導体領域は、第1方向に延在し、 前記導電性膜は、前記第1方向と直交する第2方向に延在することを特徴とす る請求項1記載の不揮発性半導体記憶装置。

【請求項3】 前記第1及び第2絶縁膜は、シリコンナイトライドよりバリアハイトが大きいことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項4】 前記第1及び第2絶縁膜は、シリコン酸化膜であることを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項5】 前記第1端部上の前記シリコンナイトライドドットへの前記 電荷の注入は、前記第2半導体領域から前記第1半導体領域の方向に電子を流す ことにより行い、

前記第2端部上の前記シリコンナイトライドドットへの前記電荷の注入は、前記第1半導体領域から前記第2半導体領域の方向に電子を流すことにより行い、

前記第1端部上の前記シリコンナイトライドドットに注入された前記電荷を、 前記第1半導体領域から前記第2半導体領域に電子を流すことにより判定し、

前記第2端部上の前記シリコンナイトライドドットに注入された前記電荷を、 前記第2半導体領域から前記第1半導体領域に電子を流すことにより判定するこ とを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項6】 前記シリコンナイトライドドットは、 Si_XN_{1-X} (0 < X < 1) であることを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項 7】 前記 Si_XN_{1-X} の X は概ね 0 . 4 3 であることを特徴とする請求項 6 記載の不揮発性半導体記憶装置。

【請求項8】 前記シリコンナイトライドドットは、その表面部の窒素濃度が、その中央部の窒素濃度より大きいことを特徴とする請求項1記載の不揮発性 半導体記憶装置。

【請求項9】 前記シリコンナイトライドドットは、前記第1絶縁膜上に単層で存在することを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項10】 (a) 半導体基板中に形成された第1及び第2半導体領域と、

- (b) 前記第1及び第2半導体領域間に位置するチャネル領域と、
- (c) 前記半導体基板上に形成され、前記チャネル領域上から前記第1半導体 領域上まで延在する第1シリコン酸化膜と、
 - (d) 前記第1シリコン酸化膜上に形成されたシリコンナイトライドドットと
 - (e) 前記シリコンナイトライドドット上に形成された第2シリコン酸化膜と
 - (f) 前記第2シリコン酸化膜上に形成された第1導電性膜と、
- (g) 前記半導体基板上に形成され、前記チャネル領域上から前記第2半導体 領域上まで延在する絶縁膜と、
 - (h) 前記絶縁膜上に形成された第2導電性膜と、を有し、
- (i) 前記チャネル領域から、前記シリコンナイトライドドットの前記チャネル領域の前記第2半導体領域側の端部に、電荷を注入することにより書き込みを行うこと特徴とする不揮発性半導体記憶装置。

【請求項11】 前記第1及び第2半導体領域は、第1方向に延在し、 前記第1導電性膜は、前記第1方向と直交する第2方向に延在し、 前記第2導電性膜は、前記第1方向に延在することを特徴とする請求項10記 載の不揮発性半導体記憶装置。

【請求項12】 前記第1及び第2シリコン酸化膜は、Si_XO₂であり、X ≤1であることを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項13】 前記第1シリコン酸化膜は、熱酸化膜であり、前記第2シリコン酸化膜は、堆積膜であることを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項14】 前記シリコンナイトライドドットへの前記電荷の注入は、前記第2半導体領域から前記第1半導体領域の方向に電子を流すことにより行い

前記シリコンナイトライドドットに注入された前記電荷を、前記第1半導体領域から前記第2半導体領域に電子を流すことにより判定することを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項15】 前記シリコンナイトライドドットは、 Si_XN_{1-X} (0<X<1) であることを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項16】 前記 Si_XN_{1-X} のXは概ね0.43であることを特徴とする請求項15記載の不揮発性半導体記憶装置。

【請求項17】 前記シリコンナイトライドドットは、その表面部の窒素濃度が、その中央部の窒素濃度より大きいことを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項18】 前記シリコンナイトライドドットは、前記第1シリコン酸 化膜上に単層で存在することを特徴とする請求項10記載の不揮発性半導体記憶 装置。

【請求項19】 前記第1及び第2半導体領域、前記第1導電性膜及び第2 導電性膜は、同一の方向に延在し、

前記第2導電性膜は、前記第1導電性膜上に乗り上げるよう延在していること を特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項20】 (a) 半導体基板中に形成された第1及び第2半導体領域と、

(b) 前記第1及び第2半導体領域間に位置するチャネル領域と、

- (c) 前記半導体基板上に形成され、前記チャネル領域上から前記第1半導体 領域上まで延在する第1絶縁膜と、
 - (d) 前記第1絶縁膜上に形成された第1導電性膜と、
- (e) 前記半導体基板上に形成され、前記チャネル領域上から前記第2半導体領域上まで延在する第2絶縁膜と、
 - (f) 前記第2絶縁膜上に形成された第2導電性膜と、
 - (g) 前記第1及び第2導電性膜間の半導体基板上に形成された第3絶縁膜と
 - (h) 前記第3絶縁膜上に形成されたシリコンナイトライドドットと、
 - (i) 前記シリコンナイトライドドット上に形成された第4 絶縁膜と、
 - (j) 前記第4絶縁膜上に形成された第3導電性膜と、を有し、
- (k) 前記チャネル領域から、前記第1導電性膜側の第1端部上の前記シリコンナイトライドドットもしくは前記第2導電性膜側の第2端部上の前記シリコンナイトライドドットに、電荷を注入することにより書き込みを行うこと特徴とする不揮発性半導体記憶装置。

【請求項21】 前記第1及び第2半導体領域は、第1方向に延在し、 前記第1及び第2導電性膜は、前記第1方向に延在し、

前記第3導電性膜は、前記第1方向と直交する第2方向に延在することを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項22】 前記第3及び第4絶縁膜は、シリコンナイトライドよりバリアハイトが大きいことを特徴とする請求項20記載の不揮発性半導体記憶装置

【請求項23】 前記第3及び第4絶縁膜は、シリコン酸化膜であることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項24】 前記第1端部上の前記シリコンナイトライドドットへの前記電荷の注入は、前記第1半導体領域から前記第2半導体領域の方向に電子を流すことにより行い、

前記第2端部上の前記シリコンナイトライドドットへの前記電荷の注入は、前記第2半導体領域から前記第1半導体領域の方向に電子を流すことにより行い、

前記第1端部上の前記シリコンナイトライドドットに注入された前記電荷を、 前記第2半導体領域から前記第1半導体領域に電子を流すことにより判定し、

前記第2端部上の前記シリコンナイトライドドットに注入された前記電荷を、 前記第1半導体領域から前記第2半導体領域に電子を流すことにより判定することを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項25】 前記シリコンナイトライドドットは、 Si_XN_{1-X} (0 < X < 1) であることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項26】 前記 Si_XN_{1-X} のXは概ね0.43であることを特徴とする請求項25記載の不揮発性半導体記憶装置。

【請求項27】 前記シリコンナイトライドドットは、その表面部の窒素濃度が、その中央部の窒素濃度より大きいことを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項28】 前記シリコンナイトライドドットは、前記第3絶縁膜上に 単層で存在することを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項29】 (a) 半導体基板中に形成された第1及び第2半導体領域と、

- (b) 前記第1及び第2半導体領域間に位置するチャネル領域と、
- (c) 前記チャネル領域上の前記半導体基板上に形成された第1絶縁膜と、
- (d) 前記第1絶縁膜上に形成された第1導電性膜と、
- (e) 前記第1導電性膜の両側の前記半導体基板上に形成された第2絶縁膜と
- (f) 前記第2絶縁膜上に形成されたシリコンナイトライドドットと、
- (g) 前記シリコンナイトライドドット上に形成された第3絶縁膜と、
- (h) 前記第3絶縁膜上に形成された第2導電性膜と、を有し、
- (i)前記第1導電性膜の両側にそれぞれ隣接する前記シリコンナイトライド ドットに、電荷を注入することにより書き込みを行うこと特徴とする不揮発性半 導体記憶装置。

【請求項30】 (a) 半導体基板中に第1及び第2半導体領域をそれぞれが離間するよう形成する工程と、

- (b) 前記第1及び第2半導体領域上に第1絶縁膜を形成する工程と、
- (c) 前記第1絶縁膜上にシリコンドットを析出させる工程と、
- (d) 前記シリコンドットを窒化することによりシリコンナイトライドドット を形成する工程と、
 - (e) 前記シリコンナイトライドドット上に第2絶縁膜を形成する工程と、
 - (f) 前記第2絶縁膜上に導電性膜を形成する工程と、

を有することを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項31】 前記(d)工程は、プラズマ雰囲気下で行われることを特徴とする請求項30記載の不揮発性半導体記憶装置の製造方法。

【請求項32】 (a) 半導体基板上に第1絶縁膜を介して第1導電性膜を 形成する工程と、

- (b) 前記第1導電性膜の第1側壁下に斜めインプラ法を用いて半導体領域を 形成する工程と、
- (c) 前記第1導電性膜の前記第1側壁に対向する第2側壁側の前記半導体基板上に第2絶縁膜を形成する工程と、
 - (d) 前記第2 絶縁膜上にシリコンドットを析出させる工程と、
- (e) 前記シリコンドットを窒化することによりシリコンナイトライドドット を形成する工程と、
 - (f)前記シリコンナイトライドドット上に第3絶縁膜を形成する工程と、
- (g)前記第3絶縁膜上に第2導電性膜を形成する工程と、 を有することを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項33】 前記(e)工程は、プラズマ雰囲気下で行われることを特徴とする請求項32記載の不揮発性半導体記憶装置の製造方法。

【請求項34】 前記(c)工程は、熱酸化により第1シリコン酸化膜を形成する工程であり、

前記(f)工程は、化学気相成長法で第2シリコン酸化膜を形成する工程であることを特徴とする請求項32記載の不揮発性半導体記憶装置の製造方法。

【請求項35】 (a) 半導体基板上に第1絶縁膜を介して複数のライン状の第1導電性膜を形成する工程と、

- (b) 前記第1導電性膜間の前記半導体基板上に第2絶縁膜を形成する工程と
- (c) 前記第2絶縁膜上にシリコンドットを析出させる工程と、
- (d) 前記シリコンドットを窒化することによりシリコンナイトライドドットを形成する工程と、
 - (e) 前記シリコンナイトライドドット上に第3絶縁膜を形成する工程と、
- (f)前記第3絶縁膜上に第2導電性膜を形成する工程と、 を有することを特徴とする不振発性半道体記憶は異の制性する

を有することを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項36】 前記(d)工程は、プラズマ雰囲気下で行われることを特徴とする請求項35記載の不揮発性半導体記憶装置の製造方法。

【請求項37】 前記(b)工程は、熱酸化により第1シリコン酸化膜を形成する工程であり、

前記(e)工程は、化学気相成長法で第2シリコン酸化膜を形成する工程であることを特徴とする請求項35記載の不揮発性半導体記憶装置の製造方法。

【請求項38】 前記(a)工程の後に、前記第1導電性膜間の前記半導体基板中であって、前記第1導電性膜間の1つ置きに半導体領域を形成することを特徴とする請求項35記載の不揮発性半導体記憶装置の製造方法。

【請求項39】 前記(a)工程の前に、前記第1導電性膜の下部の前記半導体基板中であって、前記複数のライン状の前記第1導電性膜の1つ置きに半導体領域を形成することを特徴とする請求項35記載の不揮発性半導体記憶装置の製造方法。

【請求項40】 (a) 半導体基板上に第1絶縁膜を形成する工程と、

- (b) 前記第1絶縁膜上にシリコンドットを析出させる工程と、
- (c) 前記シリコンドットを窒化することによりシリコンナイトライドドットを形成する工程と、
 - (d) 前記シリコンナイトライドドット上に第2絶縁膜を形成する工程と、
 - (e) 前記第2絶縁膜上に第1導電性膜を形成する工程と、
- (f) 前記第2絶縁膜の端部の前記半導体基板上に第3絶縁膜を形成する工程と、

- (g) 前記第3絶縁膜上から前記第1導電性膜の上部の第4絶縁膜上まで延在 する第2導電性膜を形成する工程と、
- (h) 前記第1及び第2導電性膜の両端部の前記半導体基板中に半導体領域を 形成する工程と、

を有することを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項41】 前記(c)工程は、プラズマ雰囲気下で行われることを特徴とする請求項40記載の不揮発性半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は不揮発性半導体記憶装置及びその製造方法に係り、特に高集積化、高信頼化を実現する方法に関するものである。

[0002]

【従来の技術】

フラッシュメモリに代表される不揮発性半導体記憶装置は携帯性、耐衝撃性に 優れ、電気的に一括消去が可能なことから、近年、携帯型パーソーナルコンピュ ータやデジタルスチルカメラ、デジタルビデオカメラ等の小型携帯情報機器のフ ァイルとして急速に需要が拡大している。

[0003]

その市場の拡大にはビット当りのメモリセル面積縮小によるコスト低減が必須 であり、これを実現するため、1つのメモリセルに2ビット分のデータを記憶す る技術が各種提案されている。

[0004]

そのうちの1つとして、例えば、特許文献1及び特許文献2に開示されたような、シリコンナイトライド膜中の離散トラップに電荷を蓄積する技術がある。

[0005]

この種のメモリセルは、例えば図85に示すように、シリコン基板101中のp型ウェル102、ウェル中のソース・ドレイン拡散層103、103、電荷蓄積膜であるシリコンナイトライド膜111、制御ゲート109、及びp型ウェ

ル102とシリコンナイトライド膜111を分離するシリコン酸化膜105、制御ゲート109とシリコンナイトライド膜111を分離するシリコン酸化膜108から構成されている。制御ゲート109は行方向に接続されワード線を構成している。ソース・ドレイン拡散層103、103、は隣接するメモリセルの拡散層を共用する。104は、分離領域である。

[0006]

本メモリセルは、MOS(Metal Oxide Semiconductor)トランジスタのゲート絶縁膜を、シリコン酸化膜(SiO₂)/シリコンナイトライド膜(SiN)/シリコン酸化膜(SiO₂)とした、いわゆるONO膜としていることから、MONOS型の不揮発性半導体記憶装置と呼ばれている。

[0007]

上記特許文献1や2においては、1つのメモリセルに2ビットを記憶するため、書込みにチャネルホットエレクトロン注入を用い、電圧印加条件により、ソース103及びドレイン103°の両端部上のシリコンナイトライド膜111中トラップに電子を注入する。

[0008]

まず、ドレイン103'の端部上のシリコン窒化膜に電子を注入する際は、図86に示すように、ワード線(制御ゲート)109、ドレイン103'にそれぞれ独立した正の電圧を印加し、p型ウェル102、ソース103は0Vとする。これによりドレイン端部のチャネルでホットエレクトロンが発生し、その上部にあるシリコンナイトライド膜111(図86のA部)に電子が注入、蓄積される

[0009]

一方、ソース103の端部上のシリコンナイトライド膜(図87のB部)に電子を注入、蓄積する際は、図87のように、ワード線109、ソース103にそれぞれ独立した正の電圧を印加し、p型ウェル102、ドレイン103,は0Vとする。

[0010]

読出しの際は、蓄積された電子を感度よく検出するため、図88及び図89に

示すように、書込みの場合とソース・ドレイン拡散層バイアスを逆にして行う。

[0011]

なお、後述するように捕獲電荷量を確保するための不揮発性記憶装置について の開示が、例えば特許文献3にある。

 $[0\ 0\ 1\ 2\]$

【特許文献1】

USP6, 011, 725号公報

[0013]

【特許文献2】

USP5, 966, 603号公報

[0014]

【特許文献3】

特開平5-75133号公報

[0015]

【発明が解決しようとする課題】

しかしながら、上記した不揮発性半導体記憶装置は信頼性と微細化の観点から 次のような課題を有していた。

 $[0\ 0\ 1\ 6]$

まず、上記不揮発性半導体記憶装置では、シリコンナイトライド膜中に離散的に存在するトラップのある一部分に局所的に電子を蓄積しているが、我々の研究の結果、トラップ間を分離するシリコンナイトライド膜のバリアハイトがシリコン酸化膜に比べて小さいため、電源をオフにして放置状態とした際に、ソースあるいはドレイン端上部に蓄積された電子がチャネル方向に移動してしきい値が低下する電荷保持特性の劣化(リテンション不良)が生じることが明らかとなった

[0017]

また、微細化に伴いチャネル長が短くなると、ソースあるいはドレイン端上部 に蓄積した電子が対向する他方のソースあるいはドレイン端部上まで移動し、形 成された2ビットの情報が判別できなくなるという問題を生じた。 [0018]

以上、MONOS型の不揮発性半導体記憶装置の高信頼化、微細化に関する課題を解決するための新たな不揮発性半導体記憶装置及びその製造方法の開発が望まれていた。

[0019]

本発明の目的は、不揮発性半導体記憶装置の高信頼化を図ることにある。

[0020]

本発明の別の目的は、不揮発性半導体記憶装置の微細化を図ることである。

[0021]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

[0022]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0023]

本発明の不揮発性半導体記憶装置は、(a)半導体基板上に形成された第1絶 縁膜と、(b)前記第1絶縁膜上に形成されたシリコンナイトライドドットと、

(c) 前記シリコンナイトライドドット上に形成された第2絶縁膜と、(d) 前記第2絶縁膜上に形成された導電性膜と、(e) 前記半導体基板中に形成された第1及び第2半導体領域と、(f) 前記第1及び第2半導体領域間に位置するチャネル領域と、を有し、(g) 前記チャネル領域から、前記チャネル領域の前記第1半導体領域側の第1端部上の前記シリコンナイトライドドットもしくは前記チャネル領域の前記第2半導体領域側の第2端部上の前記シリコンナイトライドドットに、電荷を注入することにより書き込みを行うものである。

[0024]

また、本発明の不揮発性半導体記憶装置の製造方法は、(a)半導体基板中に第1及び第2半導体領域をそれぞれが離間するよう形成する工程と、(b)前記第1及び第2半導体領域上に第1絶縁膜を形成する工程と、(c)前記第1絶縁

膜上にシリコンドットを析出させる工程と、(d)前記シリコンドットを窒化することによりシリコンナイトライドドットを形成する工程と、(e)前記シリコンナイトライドドット上に第2絶縁膜を形成する工程と、(f)前記第2絶縁膜上に導電性膜を形成する工程と、を有するものである。

[0025]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

[0026]

(実施の形態1)

図1~図16を用いて、本発明の実施の形態1を説明する。図1は本実施の形態の不揮発性半導体記憶装置のメモリセルを行列状に配置したメモリセルアレイの平面図であり、図2は図1のA-A'断面図、図3は図1のB-B'断面図、図4は図1のC-C'断面図、図5~図8はメモリセルの書込みと読出しの動作条件を示す断面図、図9~図16はメモリセルの製造工程を示した基板の要部断面図である。

[0027]

図1~図4に示すように、本メモリセルはシリコン基板101に形成されたp型(第1導電型)ウェル102中のn型(第2導電型)ソース・ドレイン拡散層(半導体領域)103、103、電荷を蓄積するシリコンナイトライド(SiN)ドット107、制御ゲート109から構成される。

[0028]

各メモリセルの制御ゲート109は行方向(X方向)に接続され、ワード線を 形成している。

[0029]

シリコンナイトライドドット107とp型ウェル102は第1の絶縁膜であるシリコン酸化膜105に、シリコンナイトライドドット107と制御ゲート109は第2の絶縁膜であるシリコン酸化膜108によりそれぞれ分離されている。

シリコン酸化膜108はシリコンナイトライドドット107間を分離する機能も 有している。

[0030]

ソース・ドレイン拡散層 1 0 3 及び 1 0 3'はワード線 1 0 9 に垂直(Y 方向)に配置され、列方向のメモリセルのソース・ドレインを接続するローカルソース線及びローカルデータ線として存在する。すなわち本不揮発性半導体記憶装置は、メモリセル毎にコンタクト孔を持たないいわゆるコンタクトレス型のアレイから構成される。この拡散層 1 0 3、1 0 3'に垂直な方向にチャネルが形成される。図 1 の M は、メモリセル領域を示す。

[0031]

本実施の形態が図85~図89を参照しながら説明した不揮発性半導体記憶装置と大きく異なる点は、電荷を蓄積するシリコンナイトライドを、連続膜からナノメータオーダーのドット状としたことである。1個のナイトライドドット内には複数の電子トラップが存在するが、ナイトライドドット間はバリアハイトの高いシリコン酸化膜で分離されている。この結果、放置時のチャネル方向の電荷移動が抑制され、電荷保持特性が向上する。

[0032]

ここで、ドットとは、シリコンナイトライドを主成分とする粒状の塊である。また、ドット膜は、このようなドットが平面状に複数配置された不連続な膜である。また、各ドットは、粒状の塊の単位で、他のドットから分離され、各ドットは、当該ドットを構成する主成分よりバリアハイトの高い膜、例えばシリコン酸化膜で覆われている。従って、不連続な膜であっても、膜中に孔を多数有し、孔の外周を伝って電荷が移動可能な膜では、その効果が低減される。また、各ドットが積層している場合には、上層と下層のドット間の分離が困難であり、電荷移動のルートが生じやすい。また、各ドットを積層し、また、これらの間を他の絶縁膜で分離する場合には、ドットを含む絶縁膜が厚膜化し、メモリセルの微細化への対応が困難となる。従って、ドット膜は、各ドットが単層(一列)で平面状に広がった膜であることが望ましい。

[0033]

本メモリセルの書込みと読出し動作を図5~図8を用いて説明する。

[0034]

1つのメモリセルに2ビットを記憶する方法は、図85~図89を参照しながら説明した不揮発性半導体記憶装置の場合と概ね同一である。

[0035]

まず、ドレイン103'の端部上のシリコンナイトライドドットに電子を注入する際は、図5に示すように、ワード線109、ドレイン103'にそれぞれ独立した正の電圧を印加し、p型ウェル102、ソース103は0Vとする。これによりドレイン端部のチャネルでホットエレクトロンが発生し、その上部にあるシリコンナイトライドドット107(図5のA部)に電子が注入、蓄積される。

[0036]

一方、ソース103の端部上のシリコンナイトライドドットに電子を注入、蓄積する際は、図6のように、ワード線109、ソース103にそれぞれ独立した正の電圧を印加し、p型ウェル102、ドレイン103'は0Vとし、B部に電子を注入、蓄積する。

[0037]

読出しは、蓄積された電子を感度よく検出するため、図7及び図8に示すように、書込みの場合とソース・ドレイン拡散層バイアスを逆にして行う。Vrは、読み出し電圧である。

[0038]

消去に関しては、図5のA部に電子が蓄積されている場合は、例えば、ドレイン103'に正の電圧を、ワード線109に負の電圧を印加し、p型ウェル102、ソース103は0Vとし、ドレイン端部で発生したホールをA部に注入することにより行なう。図6のようにB部に電子が蓄積されている場合は、例えば、ソース103に正の電圧を、ワード線109に負の電圧を印加し、p型ウェル102、ドレイン103'は0Vとし、ソース端部で発生したホールをB部に注入することにより行なう。

[0039]

次に、図9~図16を用いて本メモリセルの製造方法を示す。

[0040]

まず、面方位(100)のp型Si(シリコン)基板101に、イオン打込み 法によりp型ウェル102を形成する(図9)。次にヒ素等のn型不純物のイオ ン打込みにより、メモリセルのソース・ドレインとなる拡散層領域103、10 3'を形成する(図10)。その後、熱酸化法により、上記した拡散層領域10 3、103'を選択的に酸化し、シリコン酸化膜よりなる分離領域104を形成 する(図11)。その後、熱酸化法によりシリコンナイトライドドットとウェル を分離するための第1の絶縁膜であるシリコン酸化膜105を形成する(図12)。次に、減圧化学気相成長 (LPCVD) 法により、まず直径約10 nmのシ リコンナノドット106を形成する(図13)。例えば、温度550~650℃ (より好ましくは580~640℃、更に好ましくは600~610℃)、原料 ガスの流量 $10 \sim 100 \text{ s c c m}$ (より好ましくは $40 \sim 60 \text{ s c c m}$)、圧力 10~100Pa(より好ましくは20~30Pa)下でSiを気相成長するこ とにより、例えば直径約10nmのシリコンナノドット106をほぼ単層状に形 成することができる。また、ドットは、直径30nm程度以下とし、ドット同士 が繋がらない程度まで成長させる。前記条件により連続膜になることがなく、ま た、安定的にドット膜を形成することができる。

[0041]

次いで、シリコンナノドット106をプラズマ窒化(プラズマ雰囲気下で窒化)してシリコンナイトライドドット107とする(図14)。本方法により形成したシリコンナイトライドドットはその構造が Si_XN_{1-X} (0<X<1)であり、シリコン(Si)と窒素(N)の組成比は、概ねX=0.43である。また、本方法により形成したシリコンナイトライドドットは、シリコンドットに対するプラズマ窒化反応がドット表面よりドット中央部に向かって進むため、ドット表面側の窒素濃度がドット中央部に比べ大となっている。

[0042]

プラズマ窒化の原料ガスとしてはアンモニア (NH_3) や窒素 (N_2) が用いられる。また、処理条件としては、例えば、温度 $200 \sim 600$ \mathbb{C} (より好ましくは $400 \sim 500$ \mathbb{C})、原料ガスの流量 $50 \sim 100$ s c c m、圧力 $10 \sim 70$

0 P a (より好ましくは 4 0 ~ 8 0 P a) のプラズマ雰囲気下で窒化を行うことができる。また、プラズマ雰囲気下で窒化を行うことにより、例えば熱窒化する場合と比較して、低温でシリコンナノドットをシリコンナイトライドドットに変換することができる。

[0043]

なお、シリコンナイトライドドットの形成については、例えばジクロロシランあるいはモノシランとアンモニアを原料ガスに用い、LPCVD法を用いて直接 堆積する方法が考えられるが、この方法ではシリコンナイトライドが連続膜になりやすく、ドットを安定して形成することは困難であった。

[0044]

また、電荷のトラップ層としてシリコン酸窒化ドットを用いてもよい。例えば、シリコンナノドットを酸化した後、プラズマ窒化する。もしくは、酸素を含有する窒素雰囲気下でプラズマ処理する等によりシリコン酸窒化ドットを形成することが可能である。なお、シリコンナイトライドとシリコン酸化膜とのバリアハイト差は、シリコン酸窒化膜とシリコン酸化膜とのバリアハイト差より大きいため、電荷のトラップ層としてシリコンナイトライドドットを用いた方が電荷の移動防止効果が高い。

[0045]

また、電荷のトラップ層としてシリコンドット等の導電性のドットを用いることも考え得るが、この場合、ドットとその上下の絶縁膜との間に容量結合が生じるため動作電圧が大きくなる。従って、絶縁性のドットを用いた方が駆動電圧の 低電圧化を図ることができる。

[0046]

次いで、前記シリコンナイトライドドットを形成後、同ドットと制御ゲートを 分離するための第2の絶縁膜であるシリコン酸化膜108をLPCVD法により 形成する(図15)。

[0047]

第1及び第2の絶縁膜をシリコン酸化膜としてシリコンナイトライドドットを シリコン酸化膜により完全に分離することにより、シリコンナイトライドドット 内に蓄積された電子は1個のドット内に存在するトラップ間を移動することは容易であるが、ドット間の移動には高いエネルギーが必要となる。これはシリコンナイトライド膜に比べシリコン酸化膜のほうがバリアハイトが大きいためである。このようにシリコンナイトライドドットをシリコン酸化膜中に埋込んだ構造とすることにより、ドット内に蓄積された電子のチャネル方向の移動が抑制可能となる。

[0048]

なお、例えば特開平 5-75133 号公報に、シリコンリッチなシリコン酸化膜中に析出したシリコンを窒化し、これに電荷を蓄積する方法が論じられている。しかしながら、シリコンリッチなシリコン酸化膜($Si\chi O_2: X>1$)は膜中のトラップが多く、このトラップを介したチャネル方向の電荷移動が大きいという問題があり、電荷保持特性の確保は困難であると考えられる。また、トラップを単層とし難く、また、積層するトラップ間の絶縁性を確保することが困難であると考えられる。また、トラップ及びその上下に位置する絶縁膜の膜厚が大きくなり易く、メモリセルの微細化に対応し難いと考えられる。なお、本実施の形態のシリコンナイトライドドットを覆うシリコン酸化膜は、 $Si\chi O_2: X \le 1$ と考えられる。

[0049]

その後、制御ゲートとなる導電性膜、例えばポリシリコンとタングステンシリサイドの積層膜、いわゆるポリサイド膜109、及びシリコン酸化膜110を堆積し、これを公知のリソグラフィとドライエッチング技術によりパターニングしてワード線とする(図16)。その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜にワード線109、ソース・ドレイン拡散層103、103′、p型ウェル102に至るコンタクト孔を形成し、次に金属膜を堆積しこれを加工して金属配線とし、不揮発性半導体記憶装置のメモリセルを完成する

[0050]

図17は本実施の形態により形成された不揮発性半導体記憶装置のメモリセルの電荷保持特性を測定した結果である(グラフa)。縦軸は、しきい値電圧(V

)、横軸は、時間である。同図には比較のため、従来技術により形成したメモリセル(例えば図85~図89を参照しながら説明した不揮発性半導体記憶装置)の特性も合せて示した(グラフb)。電荷蓄積領域となるシリコンナイトライドを連続膜からドット状とすることにより、チャネル方向の電荷移動によるしきい値の低下が抑制された結果、電荷保持特性が向上した。

[0051]

また、本実施の形態により形成されたメモリセルは従来構造に比べ、より短いゲート長であっても、長時間放置後、図5~図8に示したソース端B部、ドレイン端A部の書込みを判別することが可能であった。これはチャネル方向の電荷移動が抑制された結果、短いゲート長でもソース端、ドレイン端部の電荷が混じりあうことがなくなったためである。

[0052]

このように本実施の形態によれば、不揮発性半導体記憶装置の信頼度が向上で きるという効果がある。またメモリセルの微細化が図れるという効果がある。

[0053]

(実施の形態2)

次に図18~図34を用いて本発明の実施の形態2を説明する。

[0054]

図18は本実施の形態の不揮発性半導体記憶装置のメモリセルアレイの平面図であり、図19は図18のA-A、断面図、図20は図18のB-B、断面図、図21は図18のC-C、断面図、図22及び図23はメモリセルの書込みと読出しの動作条件を示す断面図、図24~図34はメモリセルの製造工程を示す基板の要部断面図である。

[0055]

図18~図21に示すように、本メモリセルはシリコン基板201に形成されたp型(第1導電型)ウェル202中のソース・ドレイン(第2導電型)拡散層206、206′、電荷を蓄積するシリコンナイトライドドット210、第1のゲートである制御ゲート212、第2のゲートである補助(アシスト)ゲート204aから構成される。各メモリセルの制御ゲート212は行方向に接続され、ワー

ド線を形成している。

[0056]

シリコンナイトライドドット210とp型ウェル202は第1の絶縁膜であるシリコン酸化膜208に、シリコンナイトライドドット210と制御ゲート212は第2の絶縁膜であるシリコン酸化膜211によりそれぞれ分離されている。シリコン酸化膜211はシリコンナイトライドドット210間を分離する機能も有している。

[0057]

ソース・ドレイン拡散層 2 0 6 及び 2 0 6 1 はワード線 2 1 2 に垂直に配置され、列方向のメモリセルのソース・ドレインを接続するローカルソース線及びローカルデータ線として存在する。すなわち本不揮発性半導体記憶装置は、メモリセル毎にコンタクト孔を持たないいわゆるコンタクトレス型のアレイから構成される。この拡散層 2 0 6 、 2 0 6 1 に垂直な方向にチャネルが形成される。図 1 8 のMは、メモリセル領域を示す。

[0058]

本実施の形態においては、ソース・ドレインを形成する一対の拡散層 2 0 6、2 0 6'の一方のみが補助ゲート 2 0 4 a とオーバーラップするように存在する

[0059]

次に、書込み及び読出し動作を図22及び図23を用いて説明する。本実施の形態では、図22に示すように、ソース側の補助ゲートに隣接したチャネル上のシリコンナイトライドドット(図22のA部)にのみ電子を注入、蓄積することが可能である。この場合、ワード線212に正の大きな電圧、例えば8V程度を、また、補助ゲート204aには1.1V程度の低い電圧を、また、ドレイン206′には4.5V程度を印加する。ソース206及びp型ウェル202は0Vに保持する。これにより補助ゲート204a下のチャネル部のうち、ソース206とは反対側の端部でチャネル水平方向電界が増大し、ホットエレクトロンが発生して補助ゲートに隣接するシリコンナイトライドドット(図22のA部)に電子が注入される。つまり本補助ゲート204aはその下部に存在するチャネルを

制御するゲートとして機能する。

[0060]

本メモリセルによれば、補助ゲートを設けたので、例えば図85~図89を参照しながら説明した不揮発性半導体記憶装置に比ベホットエレクトロンの発生及び注入効率が増大し、チャネル電流の小さな領域での書込みが可能となる。従って、従来と同程度の電流供給能力をもつ内部電源で、キロバイトオーダー以上の多数個のメモリセルの並列書込みが可能となる。

$[0\ 0\ 6\ 1]$

読出しの際は、例えば図23のように、ワード線212、ソース206、補助 ゲート204aにそれぞれ独立した正の電圧を印加し、p型ウェル202、ドレイン206'は0Vとする。Vrは、読み出し電圧である。

[0062]

消去の際は、例えば、ワード線212に負の電圧を印加し、p型ウェル202、ソース・ドレイン206、206、補助ゲート204a、204a、は0Vとして、シリコンナイトライドドット中に蓄積された電子をウェルに放出する。

[0063]

次に、図24~図34を用いて本メモリセルの製造方法を示す。

[0064]

まず、シリコン基板201上にp型ウェル202を形成する(図24)。続いて公知の熱酸化法により補助ゲートとウェルを分離するゲート酸化膜203を形成し、その後、補助ゲートとなる導電性膜、例えばリン等の不純物をドーピングしたポリシリコン膜204、及びシリコン酸化膜205を順次堆積する(図25)。

[0065]

次に、公知のリソグラフィとドライエッチング技術により上記シリコン酸化膜205及びポリシリコン膜204をパターニングする。その結果、シリコン酸化膜及びポリシリコン膜はそれぞれ205a、204a、204a、となる(図26)。

[0066]

その後、斜めイオン打込み法によりヒ素等のn型不純物イオンを打込み、メモリセルのソース・ドレインとなる拡散層206、206'を形成する(図27)。 次に、CVD法によりシリコン酸化膜207を堆積し(図28)、これを異方性エッチングして補助ゲート側壁にのみ残す(図29)。その結果、シリコン酸化膜207は207a(サイドウォール)となる。

[0067]

その後、熱酸化法によりシリコンナイトライドドットとウェルを分離するためのシリコン酸化膜208を形成する(図30)。

[0068]

次に、減圧化学気相成長法(LPCVD)法により、まずシリコンナノドット209を形成し(図31)、これをプラズマ窒化してシリコンナイトライドドット210とする(図32)。なお、シリコンナノドット及びその窒化処理については、実施の形態1で説明したので、ここではその詳細な説明を省略する。

[0069]

その後、シリコンナイトライドドットと制御ゲートを分離するためのシリコン酸化膜211を例えばCVD (Chemical Vapor Deposition) 法で形成する(図33)。

[0070]

このように本実施の形態によれば、シリコンナイトライドドットの下層の絶縁膜を熱酸化膜とし、その上層の酸化膜をCVD法で形成したので、1)下層の絶縁膜のトラップを少なくし、かかる絶縁膜を介する電荷の移動を低減することができる。2)また、下層の絶縁膜をCVD膜(堆積膜)とした場合、シリコン酸化膜207aの側壁にさらに絶縁膜が堆積することとなり、補助ゲート間、即ち、シリコンナイトライドドットの形成領域が小さくなる。その結果、電荷のトラップ領域が少なくなり、蓄積電荷量が小さくなる。これに対し、熱酸化法を用いれば、補助ゲート間隔を確保でき、蓄積電荷量を大きくできる。3)また、シリコン酸化膜207aの側壁にさらに絶縁膜が堆積すると、補助ゲートによるチャネル電界の増大が緩和され、ホットエレクトロンの発生及び注入効率が低下する。これに対し、熱酸化法を用いれば、ホットエレクトロンの発生及び注入効率を

向上させることができる。

[0071]

その後、制御ゲートとなるポリシリコンとタングステンシリサイドの積層膜、いわゆるポリサイド膜212とシリコン酸化膜213を堆積し、これを公知のリソグラフィとドライエッチング技術によりパターニングしてワード線とする(図34)。

[0072]

その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜に ワード線212、補助ゲート204a、204a、、ソース・ドレイン拡散層2 06、206、p型ウェル202に至るコンタクト孔を形成し、次に、金属膜 を堆積し、これを加工して金属配線とし、不揮発性半導体記憶装置のメモリセル を完成する。

[0073]

本メモリセルにおいても、実施の形態 1_.と同様、電荷を蓄積するシリコンナイトライドを連続膜とした場合に比べ電荷保持特性が向上した。

[0074]

このように本実施の形態によれば、不揮発性半導体記憶装置の信頼性が向上できるという効果がある。

[0075]

特に、補助ゲートを有するメモリセルにおいては、1ビット書き込みであっても、補助ゲートに隣接したチャネル上のシリコンナイトライドドット(図22のA部)にのみ電子を蓄積、即ち局所的に電子を蓄積し、かかる箇所に蓄積電子が存在することを前提に読み出し動作が行われるため、蓄積電子の移動を効果的に防止する必要がある。

[0076]

(実施の形態3)

次に図35〜図53を用いて本発明の実施の形態3を説明する。実施の形態2 との違いは、補助ゲートとソース・ドレイン拡散層の配置を工夫することにより 、実施の形態1と同様、1つのメモリセルの2箇所に電荷の蓄積を行った点であ る。

[0077]

図35は本実施の形態の不揮発性半導体記憶装置のメモリセルアレイの平面図であり、図36は図35のA-A'断面図、図37は図35のB-B'断面図、図38は図35のC-C'断面図、図39~図42はメモリセルの書込みと読出しの動作条件を示す断面図、図43~図53はメモリセルの製造工程を示す基板の要部断面図である。

[0078]

図35~図38に示すように、本メモリセルはシリコン基板201に形成されたp型(第1導電型)ウェル202中のソース・ドレイン(第2導電型)拡散層206、206、電荷を蓄積するシリコンナイトライドドット210、第1のゲート電極である制御ゲート212、第2のゲート電極である補助ゲート204a、第3のゲートである補助ゲート204a、から構成される。各メモリセルの制御ゲート212は行方向に接続され、ワード線を形成している。

[0079]

シリコンナイトライドドット210とp型ウェル202はシリコン酸化膜208により、シリコンナイトライドドット210と制御ゲート212はシリコン酸化膜211によりそれぞれ分離されている。シリコン酸化膜211はシリコンナイトライドドット210間を分離する機能も有している。

[0080]

ソース・ドレイン拡散層 2 0 6 及び 2 0 6 1 はワード線 2 1 2 に垂直に配置され、列方向のメモリセルのソース・ドレインを接続するローカルソース線及びローカルデータ線として存在する。すなわち本不揮発性半導体記憶装置は、メモリセル毎にコンタクト孔を持たないいわゆるコンタクトレス型のアレイから構成される。この拡散層 2 0 6 、2 0 6 1 に垂直な方向にチャネルが形成される。

[0081]

本実施の形態においては、実施の形態2とは異なり、ソース・ドレイン拡散層206、206'は補助ゲート(204a、204a')のパターンのスペース部1本おきに配置される。図35のMは、メモリセル領域を示す。

[0082]

次に、書込み及び読出し動作を図39~図42を用いて説明する。まずドレイン206'側のシリコンナイトライドドット(図39のA部)に電子を蓄積する場合は、ワード線212に正の大きな電圧、例えば8V程度を、また、ソース206とオーバーラップする補助ゲート204aには1.1V程度の低い電圧を、また、ドレイン206'には4.5V程度を印加する。

[0083]

この際、ドレイン206'とオーバーラップする補助ゲート204a'はその下のチャネルが十分反転するような高い電圧、例えば6.5 Vを印加する。またソース206及びp型ウェル202は0 Vに保持する。これによりソース側の補助ゲート204a下のチャネル部のうち、ソース206とは反対側の端部でチャネル水平方向電界が増大し、ホットエレクトロンが発生して補助ゲートに隣接するシリコンナイトライドドット(図39のA部)に電子が注入される。

[0084]

これに対し、ソース206側のシリコンナイトライドドット(図41のB部)に電子を蓄積する場合は、ワード線212に正の大きな電圧、例えば8V程度を、補助ゲート204a'に1.1 V程度の低い電圧を、また、ソース206に例えば4.5 Vを印加する。この際、補助ゲート204aは6.5 V程度、ドレイン206'及びp型ウェル202は0Vに保持する。

[0085]

読出しの際は、両補助ゲートはその下のチャネルが十分に反転するよう3.5 Vを印加し、電荷が蓄積している部分から遠い方の拡散層に例えば2Vを印加する。これにより蓄積された電子を感度よく検出することが可能である。Vrは、読み出し電圧である(図40、図42)。

[0086]

消去の際は、例えば、ワード線212に負の電圧を印加し、p型ウェル202、ソース・ドレイン拡散層206、206、、補助ゲート204a、204a、 は0Vとして、シリコンナイトライドドット中に蓄積された電子をウェルに放出する。

[0087]

次に、図43~図53を用いて本メモリセルの製造方法を示す。

[0088]

まず、シリコン基板201上にp型ウェル202を形成する(図43)。続いて公知の熱酸化法により補助ゲートとウェルを分離するゲート酸化膜203を形成し、その後、補助ゲートとなるリン等の不純物をドーピングしたポリシリコン膜204及びシリコン酸化膜205を順次堆積する(図44)。

[0089]

次に公知のリソグラフィとドライエッチング技術により上記シリコン酸化膜205及びポリシリコン膜204をパターニングする。その結果、シリコン酸化膜及びポリシリコン膜はそれぞれ205a、204a、204a、となる(図45)

[0090]

その後、実施の形態2とは異なり、垂直のイオン打込み法によりヒ素等のn型不純物イオンを打込み、メモリセルのソース・ドレインとなる拡散層206、206、を形成する。この際、レジストマスクを用い、補助ゲートスペース1本おきに拡散層が形成されるようにする(図46)。

[0091]

次に、CVD法によりシリコン酸化膜207を堆積し(図47)、これを異方性エッチングして補助ゲート側壁にのみ残す(図48)。その結果、シリコン酸化膜207は207aとなる。

[0092]

その後、例えばCVD法によりシリコンナイトライドドットとウェルを分離するためのシリコン酸化膜208を形成する(図49)。次に、減圧化学気相成長法(LPCVD)法により、まずシリコンナノドット209を形成し(図50)、これをプラズマ窒化してシリコンナイトライドドット210とする(図51)。次いで、シリコンナイトライドドットと制御ゲートを分離するためのシリコン酸化膜211を例えばCVD法で形成する(図52)。

[0093]

なお、シリコンナノドット及びその窒化処理については、実施の形態1で説明したので、ここではその詳細な説明を省略する。また、実施の形態2で詳細に説明したように、シリコンナイトライドドットの下層の絶縁膜を熱酸化膜とし、その上層の酸化膜を堆積膜とすることにより、1)下層の絶縁膜のトラップを少なくでき、2)電荷のトラップ領域を確保でき、さらに、3)チャネル電界を増大できる等の効果を奏する。

[0094]

その後、制御ゲートとなるポリシリコンとタングステンシリサイドの積層膜、いわゆるポリサイド膜212とシリコン酸化膜213を堆積し、これを公知のリソグラフィとドライエッチング技術によりパターニングしてワード線とする(図53)。

[0095]

その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜に ワード線212、補助ゲート204a、204a、ソース・ドレイン拡散層20 6、206、p型ウェル202に至るコンタクト孔を形成し、次に、金属膜を 堆積し、これを加工して金属配線とし、不揮発性半導体記憶装置のメモリセルを 完成する。

[0096]

本メモリセルにおいても、実施の形態1及び2と同様、電荷を蓄積するシリコンナイトライドを連続膜とした場合に比べ電荷保持特性が向上した。

[0097]

また、補助ゲート間のスペースを狭め、シリコンナイトライドドットにより形成されるチャネルの長さを縮小しても、長時間放置後、図39~図42のA、B部に蓄積された電荷の状態を判別すること、すなわち2ビット分のデータの記憶が可能であった。

[0098]

このように本実施の形態によれば、不揮発性半導体記憶装置の信頼度が向上できるという効果がある。またメモリセル面積の微細化が図れるという効果がある



[0099]

(実施の形態4)

次に図54~図72を用いて本発明の実施の形態4を説明する。実施の形態3 との違いは、補助ゲート間に位置するシリコンナイトライドドット形成領域の両端に電荷の蓄積を行うのではなく、補助ゲートの両端のシリコンナイトライドドットに電荷を蓄積する。

[0100]

図54は本実施の形態の不揮発性半導体記憶装置のメモリセルアレイの平面図であり、図55は図54のA-A'断面図、図56は図54のB-B'断面図、図57は図54のC-C'断面図、図58~図61はメモリセルの書込みと読出しの動作条件を示す断面図、図62~図72はメモリセルの製造工程を示す基板の要部断面図である。

[0101]

図54~図57に示すように、本メモリセルはシリコン基板201に形成されたp型(第1導電型)ウェル202中のソース・ドレイン(第2導電型)拡散層1206、1206、電荷を蓄積するシリコンナイトライドドット210、第1のゲート電極である制御ゲート212、第2のゲート電極である補助ゲート204a、第3及び第4のゲートである補助ゲート204a、204a、から構成される。各メモリセルの制御ゲート212は行方向に接続され、ワード線を形成している。

[0102]

シリコンナイトライドドット 2 1 0 と p 型ウェル 2 0 2 はシリコン酸化膜 2 0 8 に、シリコンナイトライドドット 2 1 0 と制御ゲート 2 1 2 はシリコン酸化膜 2 1 1 によりそれぞれ分離されている。シリコン酸化膜 2 1 1 はシリコンナイトライドドット 2 1 0 間を分離する機能も有している。

[0103]

ソース・ドレイン拡散層 1 2 0 6 及び 1 2 0 6 'はワード線 2 1 2 に垂直に配置され、列方向のメモリセルのソース・ドレインを接続するローカルソース線及びローカルデータ線として存在する。すなわち本不揮発性半導体記憶装置は、メ

モリセル毎にコンタクト孔を持たないいわゆるコンタクトレス型のアレイから構成される。この拡散層1206、1206'に垂直な方向にチャネルが形成される。

[0104]

本実施の形態においては、実施の形態3とは異なり、ソース・ドレイン拡散層1206、1206'は補助ゲートのパターン下に1本おきに配置される。図54のMは、メモリセル領域を示す。

[0105]

次に、書込み及び読出し動作を図58~図61を用いて説明する。まず補助ゲート204aのドレイン1206'側の端部のシリコンナイトライドドット(図58のA部)に電子を蓄積する場合は、ワード線212に正の大きな電圧、例えば8V程度を、また、補助ゲート204aには、その下部のチャネルが弱く反転する程度の電圧、例えば1.1Vを印加する。また、ドレイン1206'には4.5V程度の電位を印加する。またソース1206及びp型ウェル202は0Vに保持する。

[0106]

これにより補助ゲート204a下のチャネル部のうち、ソース1206とは反対側の端部でチャネル水平方向電界が増大し、ホットエレクトロンが発生して補助ゲートに隣接するシリコンナイトライドドット (図58のA部)に電子が注入される。

[0107]

これに対し、ソース1206側のシリコンナイトライドドット(図60のB部)に電子を蓄積する場合は、ワード線212に正の大きな電圧、例えば8V程度を、また、補助ゲート204aには、その下部のチャネルが弱く反転する程度の電圧、例えば1.1Vを印加する。また、ソース1206に例えば4.5V程度の電圧を印加する。またドレイン1206、及びp型ウェル202は0Vに保持する。

[0108]

読出しの際は、補助ゲート204aはその下のチャネルが十分に反転するよう

3.5 Vを印加し、電荷が蓄積している部分から遠い方の拡散層に例えば2 Vを印加する。これにより蓄積された電子を感度よく検出することが可能である。 V r は、読み出し電圧である(図 5 9、図 6 1)。

[0109]

消去の際は、例えば、ワード線212に負の電圧を印加し、p型ウェル202、ソース・ドレイン拡散層1206、1206、および補助ゲート204aは0 Vとして、シリコンナイトライドドット中に蓄積された電子をウェルに放出する

[0110]

次に、図62~図72を用いて本メモリセルの製造方法を示す。

[0111]

まず、シリコン基板 201 上に p 型ウェル 202 を形成する (図 62)。次にヒ素等の n 型不純物のイオン打込みにより、メモリセルのソース・ドレインとなる拡散層領域 1206、1206'を形成する(図 63)。

[0112]

この場合、実施の形態3とは異なり、補助ゲートを形成する前に、メモリセルのソース・ドレインとなる拡散層1206、1206'を形成する。なお、この後、拡散層1206、1206'の上部及びこれらの間に補助ゲートが配置される。

[0113]

続いて公知の熱酸化法により補助ゲートとウェルを分離するゲート酸化膜203を形成し、その後、補助ゲートとなるリン等の不純物をドーピングしたポリシリコン膜204及びシリコン酸化膜205を順次堆積する(図64)。

[0114]

[0115]

次に、CVD法によりシリコン酸化膜207を堆積し(図66)、これを異方性 エッチングして補助ゲート側壁にのみ残す(図67)。その結果、シリコン酸化膜 207は207aとなる。

[0116]

その後、熱酸化法によりシリコンナイトライドドットとウェルを分離するためのシリコン酸化膜208を形成する(図68)。次に、減圧化学気相成長法(LPCVD)法により、まずシリコンナノドット209を形成し(図69)、これをプラズマ窒化してシリコンナイトライドドット210とする(図70)。次いで、シリコンナイトライドドットと制御ゲートを分離するためのシリコン酸化膜211を例えばCVD法で形成する(図71)。

[0117]

なお、シリコンナノドット及びその窒化処理については、実施の形態1で説明したので、ここではその詳細な説明を省略する。また、実施の形態2で詳細に説明したように、シリコンナイトライドドットの下層の絶縁膜を熱酸化膜とし、その上層の酸化膜を堆積膜とすることにより、1)下層の絶縁膜のトラップを少なくでき、2)電荷のトラップ領域を確保でき、さらに、3)チャネル電界を増大できる等の効果を奏する。

[0118]

その後、制御ゲートとなるポリシリコンとタングステンシリサイドの積層膜、いわゆるポリサイド膜212とシリコン酸化膜213を堆積し、これを公知のリソグラフィとドライエッチング技術によりパターニングしてワード線とする(図72)。

[0119]

その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜に ワード線212、補助ゲート204a、204a'等、ソース・ドレイン拡散層 1206、1206'、p型ウェル202に至るコンタクト孔を形成し、次に、 金属膜を堆積し、これを加工して金属配線とし、不揮発性半導体記憶装置のメモ リセルを完成する。

[0120]

本メモリセルにおいても、実施の形態1及び2と同様、電荷を蓄積するシリコンナイトライドを連続膜とした場合に比べ電荷保持特性が向上した。

[0121]

また、補助ゲート間のスペースを狭め、シリコンナイトライドドットにより形成されるチャネルの長さを縮小しても、長時間放置後、図58~図61のA、B部に蓄積された電荷の状態を判別すること、すなわち2ビット分のデータの記憶が可能であった。

[0122]

このように本実施の形態によれば、不揮発性半導体記憶装置の信頼度が向上できるという効果がある。またメモリセル面積の微細化が図れるという効果がある。

[0123]

(実施の形態5)

本実施の形態では、図73~図84を用いて、本発明をスプリットゲート型の メモリセルに適用した場合の結果を説明する。

[0124]

図84に示すように、本メモリセルは、シリコン基板301に形成されたp型(第1導電型)ウェル302中の第2導電型ソース・ドレイン拡散層310、311、電荷を蓄積するシリコンナイトライドドット305、第1のゲートであるメモリゲート307a、第2のゲートである制御ゲート309aにより構成される。

[0125]

シリコンナイトライドドット 3 0 5 と p 型ウェル 3 0 2 は第 1 の絶縁膜であるシリコン酸化膜 3 0 3 に、シリコンナイトライドドット 3 0 5 とメモリゲート 3 0 7 a は第 2 の絶縁膜であるシリコン酸化膜 3 0 6 によりそれぞれ分離されている。

[0126]

制御ゲート309aの一部はシリコン基板上のチャネル部分に、また残りの部分はメモリゲート307aに乗り上げる形でオーバーラップしている。ソース3

1 1 は制御ゲート3 0 9 a と、またドレイン3 1 0 はシリコンナイトライドドット3 0 5 とオーバーラップしている。

[0127]

このように本メモリセルは制御ゲート309aによって制御されるトランジスタとシリコンナイトライドドット305により制御されるトランジスタが直列に接続された、いわゆるスプリットゲート型のメモリセルである。

[0128]

書込みの際は、制御ゲート309aに約2V、メモリゲートに約8V、ドレイン310に6Vを印加し、p型ウェル302及びソース311は0Vに保持する。これによりソース側のシリコンナイトライドドット305下のチャネルでホットエレクトロンが発生し、ナイトライドドットに電子が注入、蓄積される。

[0129]

消去の際は、例えば、ドレイン310に正の電圧を、メモリゲート307aに 負の電圧を印加し、p型ウェル302、ソース311は0Vとし、ドレイン端部 で発生したホールをシリコンナイトライドドット305に注入する。

[0130]

本実施の形態においてもONO膜を用いた場合と異なり、電荷の蓄積部となるシリコンナイトライドを連続膜からドット状としたことで、チャネル方向の電荷移動により生じる電荷保持不良を抑制することが可能となる。

[0131]

特に、スプリット型のゲートを有するメモリセルにおいては、1ビット書き込みであっても、局所的に電子を蓄積し、かかる箇所に蓄積電子が存在することを前提に読み出し動作が行われるため、蓄積電子の移動を効果的に防止する必要がある。

[0132]

次に、図73~図84を用いて本メモリセルの製造方法を示す。

[0133]

まず、シリコン基板301上にp型ウェル302を形成する(図73)。次に公知の熱酸化法によりシリコンナイトライドドットとウェルを分離するシリコン酸

化膜303を形成する(図74)。

[0134]

次に、減圧化学気相成長法(LPCVD)法により、まずシリコンナノドット304を形成し(図75)、これをプラズマ窒化してシリコンナイトライドドット305とする(図76)。その後、シリコンナイトライドドットと制御ゲートを分離するためのシリコン酸化膜306を例えばCVD法で形成する(図77)。

[0135]

続いてメモリゲートとなるリン等の不純物をドーピングしたポリシリコン膜307を堆積する(図78)。次に公知のリソグラフィとドライエッチング技術により上記ポリシリコン膜307をパターニングする。これにより、ポリシリコン膜は307aとなる(図79)。

[0136]

次に公知の熱酸化法により、シリコン基板上にメモリゲートと基板を分離する 熱酸化膜308を形成する。この際、メモリゲート307aの側壁及び上部には 基板上よりも厚い熱酸化膜308aが形成され、メモリゲートと制御ゲートの分 離が可能となる(図80)。

[0137]

続いて制御ゲートとなるリン等の不純物をドーピングしたポリシリコン膜とタングステンシリサイド膜の積層膜、いわゆるポリサイド膜309を堆積する(図81)。次に公知のリソグラフィとドライエッチング技術により上記ポリサイド膜309をパターニングする。これにより、ポリサイド膜309は309aとなる(図82)。

$[0\ 1\ 3\ 8]$

その後、イオン打込み法によりメモリセルのドレイン領域310及びソース領域311を形成する(図83)。その後、層間絶縁膜312を形成した後、制御ゲート309a、メモリゲート307a、ソース領域311、ドレイン領域310、p型ウェル302に至るコンタクト孔を形成し、続いて金属膜を堆積してこれをパターニングしてプラグP1及び配線313とし、メモリセルを完成する(図84)。

[0139]

本メモリセルにおいても、実施の形態1及び2と同様、電荷を蓄積するシリコンナイトライドを連続膜とした場合に比べ電荷保持特性が向上した。

[0140]

本実施の形態によれば、不揮発性半導体記憶装置の信頼度が向上できるという 効果がある。

[0141]

なお、上記した実施の形態1~5において、シリコンナイトライドドットに蓄積される電子の量を例えば4状態とすることにより、いわゆる多値記憶を行うことも可能である。この場合、実施の形態1、3及び4においては、2箇所の記憶場所と多値記憶の組合せにより、1つのメモリセルに4ビット分のデータを記憶することが可能となる。

[0142]

また、上記した実施の形態1~5においては、2層の絶縁膜に単層のシリコンナイトライドドットを形成したが、上層の絶縁膜上にさらにシリコンナイトライドドットを形成し、その上部に絶縁膜を堆積することを繰り返すことによりドット膜を積層してもよい。絶縁膜の形成とドット膜の形成を繰り返すことにより、ドット(電荷蓄積部)が多くなり、電荷の蓄積容量が大きくなる。

$[0 \ 1 \ 4 \ 3]$

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることはいうまでもない。

[0144]

例えば、本発明は、不揮発性半導体記憶素子を有するメモリセルアレイ部を備 えたワンチップマイクロコンピュータ(半導体装置)に適用してもよい。

[0145]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

[0146]

不揮発性半導体記憶装置の信頼度を向上することが可能である。

[0147]

不揮発性半導体記憶装置の微細化が図れる。

【図面の簡単な説明】

【図1】

本発明の実施の形態 1 である不揮発性半導体記憶装置のメモリセルの要部平面 図である。

[図2]

本発明の実施の形態 1 である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図3】

本発明の実施の形態 1 である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図4】

本発明の実施の形態 1 である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図5】

本発明の実施の形態 1 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図6】

本発明の実施の形態 1 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図7】

本発明の実施の形態 1 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図8】

本発明の実施の形態 1 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図9】

本発明の実施の形態1である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図10】

本発明の実施の形態1である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

図11

本発明の実施の形態1である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図12】

本発明の実施の形態1である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図13】

本発明の実施の形態1である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図14】

本発明の実施の形態1である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図15】

本発明の実施の形態 1 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図16】

本発明の実施の形態1である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図17】

本発明の実施の形態 1 である不揮発性半導体記憶装置の電荷保持特性を示す図である。

【図18】

本発明の実施の形態2である不揮発性半導体記憶装置のメモリセルの要部平面

図である。

【図19】

本発明の実施の形態2である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図20】

本発明の実施の形態2である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図21】

本発明の実施の形態 2 である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図22】

本発明の実施の形態2である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図23】

本発明の実施の形態2である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図24】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図25】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図26】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図27】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図28】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図29】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図30】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図31】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

[図32]

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図33】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図34】

本発明の実施の形態2である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図35】

本発明の実施の形態3である不揮発性半導体記憶装置のメモリセルの要部平面 図である。

【図36】

本発明の実施の形態3である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図37】

本発明の実施の形態3である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図38】

本発明の実施の形態3である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図39】

本発明の実施の形態3である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図40】

本発明の実施の形態3である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図41】

本発明の実施の形態3である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図42】

本発明の実施の形態3である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図43】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図44】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図45】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図46】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図47】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するた

めの基板の要部断面図である。

【図48】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図49】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図50】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図51】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図52】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図53】

本発明の実施の形態3である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図54】

本発明の実施の形態 4 である不揮発性半導体記憶装置のメモリセルの要部平面 図である。

【図55】

本発明の実施の形態 4 である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図56】

本発明の実施の形態 4 である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図57】

本発明の実施の形態 4 である不揮発性半導体記憶装置のメモリセルの要部断面 図である。

【図58】

本発明の実施の形態 4 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図59】

本発明の実施の形態 4 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図60】

本発明の実施の形態 4 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図61】

本発明の実施の形態 4 である不揮発性半導体記憶装置の動作を説明するための 断面図である。

【図62】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図63】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図64】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図65】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図66】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図67】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図68】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図69】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図70】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図71】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図72】

本発明の実施の形態 4 である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図73】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図74】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図75】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図76】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するた

めの基板の要部断面図である。

【図77】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図78】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図79】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図80】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図81】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図82】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図83】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図84】

本発明の実施の形態5である不揮発性半導体記憶装置の製造方法を説明するための基板の要部断面図である。

【図85】

本発明の実施の形態の効果を説明するための不揮発性半導体記憶装置のメモリセルの要部断面図である。

【図86】

本発明の実施の形態の効果を説明するための不揮発性半導体記憶装置の動作を 説明するための断面図である。

【図87】

本発明の実施の形態の効果を説明するための不揮発性半導体記憶装置の動作を説明するための断面図である。

【図88】

本発明の実施の形態の効果を説明するための不揮発性半導体記憶装置の動作を説明するための断面図である。

【図89】

本発明の実施の形態の効果を説明するための不揮発性半導体記憶装置の動作を 説明するための断面図である。

【符号の説明】


- 101 シリコン基板
- 102 p型ウェル
- 103、103' ソース・ドレイン拡散層
- 104 分離領域
- 105 シリコン酸化膜
- 106 シリコンドット
- 107 シリコンナイトライドドット
- 108 シリコン酸化膜
- 109 制御ゲート (ワード線、ポリサイド膜)
- 110 シリコン酸化膜
- 111 シリコンナイトライド膜
- 201 シリコン基板
- 202 p型ウェル
- 203 ゲート酸化膜
- 204 ポリシリコン膜
- 204a、204a'、204a' 補助ゲート
- 205、205a シリコン酸化膜

- 206、206' ソース・ドレイン拡散層
- 1206、1206' ソース・ドレイン拡散層
- 207 シリコン酸化膜
- 207a サイドウォール
- 208 シリコン酸化膜
- 209 シリコンドット
- 210 シリコンナイトライドドット
- 2 1 1 シリコン酸化膜
- 212 制御ゲート(ワード線、ポリサイド膜)
- 2 1 3 シリコン酸化膜
- 301 シリコン基板
- 302 p型ウェル
- 303 シリコン酸化膜
- 304 シリコンナノドット
- 305 シリコンナイトライドドット
- 306 シリコン酸化膜
- 307 ポリシリコン膜
- 307a メモリゲート
- 308、308a 熱酸化膜(シリコン酸化膜)
- 309 ポリサイド膜
- 309a 制御ゲート (ワード線)
- 310、311 ソース・ドレイン拡散層
- 3 1 2 層間絶縁膜
- 3 1 3 配線
- A、B 電荷蓄積領域
- P1 プラグ
- Vr 読み出し電圧

【書類名】 図面


[図1]

図 1




【図2】

2 2




【図3】




【図4】

Z 4




【図5】






【図6】




【図7】






【図8】




【図9】






【図10】






【図11】

図 11




【図12】

2 12




【図13】

図 13




【図14】

図 14




【図15】




【図16】

図 16




【図17】

図 17



【図18】


2 18






【図19】

図 19




【図20】

20




【図21】


図 21



【図22】




【図23】




2Ò1

【図24】




【図25】






【図26】

26




【図27】




【図28】

Z 28




【図29】




【図30】

図 30




【図31】




【図32】

図 32




【図33】




【図34】

Ø 34




【図35】

図 35




【図36】

2 36




【図37】

図 37




【図38】

Z 38




【図39】




【図40】

2 40




【図41】




【図42】


2 42




【図43】




【図44】




【図45】




【図46】




【図47】



【図48】




【図49】




【図50】


図 50




【図51】



【図52】




【図53】




【図54】

Z 54






【図55】




【図56】

Ø 56




【図57】




【図58】






【図59】

Z 59




【図60】






【図61】




【図62】






【図63】

Ø 63




【図64】


図 64




【図65】




【図66】



【図67】




【図68】




【図69】







【図70】




【図71】




【図72】




【図73】




【図74】




【図75】




【図76】




【図77】




【図78】



【図79】




【図80】




【図81】

· 🗵 81




【図82】




【図83】

2 83




【図84】

図 84




【図85】

Ø 85




【図86】






【図87】




書込み2

【図88】





【図89】



【書類名】 要約書

【要約】

【課題】 不揮発性半導体記憶装置の高信頼化、微細化を図る。

【解決手段】 シリコン基板201に形成されたp型ウェル202中のソース・ドレイン拡散層206、206、シリコン酸化膜208と211との間に位置する電荷を蓄積するためのシリコンナイトライドドット210、制御ゲート212、補助ゲート204a及び204a'を有するメモリセルを形成し、ドレイン(206')側のシリコンナイトライドドット(A部)もしくはソース(206)側のシリコンナイトライドドットに電子を蓄積することにより書き込みを行う。このように電荷蓄積部であるシリコンナイトライドをドット状としたので、チャネル方向の電荷移動が抑制され、ソース端とドレイン端部の電荷が混じりあうことを防止でき、電荷保持特性が向上する。また、ゲート長を短くしても、電荷保持特性を確保できる。

【選択図】 図39

【書類名】 出願人名義変更届(一般承継)

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2002-343742

【承継人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和

【提出物件の目録】

【包括委任状番号】 0308729

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け

提出の会社分割による特許権移転登録申請書を援用

する

【物件名】 権利の承継を証明する承継証明書 1

【援用の表示】 特願平4-71767号 同日提出の出願人名

義変更届(一般承継)を援用する

【プルーフの要否】 要

ページ: 1/E

認定・付加情報

特許出願の番号

特願2002-343742

受付番号

50301194843

書類名

出願人名義変更届 (一般承継)

担当官

鈴木 夏生

6890

作成日

平成15年 9月 3日

<認定情報・付加情報>

【提出日】

平成15年 7月18日

特願2002-343742

出願人履歴情報

識別番号

[000005108]

1. 変更年月日 [変更理由] 1990年 8月31日

住 所

新規登録

東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所

特願2002-343742

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由]

2003年 4月 1日 新規登録

住 所

東京都千代田区丸の内二丁目4番1号

氏 名

株式会社ルネサステクノロジ